Nhìn về phía trước: TSMC đang tiếp tục chuẩn bị cho các công nghệ quy trình sản xuất lớp 2nm của mình. Phần cứng đang phát triển tốt, trong khi các công ty bên thứ ba và nhà thiết kế chip sẽ cần phải thích ứng với hàng loạt cải tiến mà N2 đang mang đến.
Trong vài năm tới, xưởng đúc TSMC của Đài Loan sẽ giới thiệu một số công nghệ sản xuất chip tiên tiến nhất trên hành tinh. Công nghệ xử lý N2, N2P và N2X dựa trên tiến trình 2 nanomet sẽ bao gồm nhiều cải tiến và toàn bộ hệ sinh thái xoay quanh hoạt động kinh doanh silicon của công ty sẽ thay đổi tương ứng.
BẰNG được ghi nhận bởi AnandTech, N2 và các phiên bản tương lai của nó sẽ mang lại nhiều cải tiến cho vi mạch, bao gồm giảm mức tiêu thụ điện năng (-25-30%), hiệu suất cao hơn (+10-15%) và mật độ bóng bán dẫn (>1,15x) trong một “hỗn hợp”. ” cấu hình chip (50% logic, 30% SRAM, 20% analog). Việc sản xuất hàng loạt chip 2nm sẽ diễn ra vào nửa cuối năm 2025, nhưng TSMC đang làm việc với khách hàng và đối tác của mình trước 2 năm vì “tấm nano thì khác”.
Quy trình N2 sẽ bao gồm những cải tiến như bóng bán dẫn cổng nanosheet xung quanh (GAA), cung cấp năng lượng mặt sau và tụ điện kim loại cách điện kim loại (SHPMIM) hiệu suất siêu cao. TSMC cho biết trong diễn đàn Nền tảng đổi mới mở mới nhất ở châu Âu rằng để tận dụng những công nghệ mới như vậy, các nhà thiết kế chip lớn cần sử dụng các công cụ mô phỏng, xác minh và IP tự động hóa thiết kế điện tử (EDA) mới.
TSMC cảnh báo các bóng bán dẫn GAA hoạt động khác với các bóng bán dẫn FinFET. Do đó, các công ty sản xuất chip về cơ bản sẽ phải bắt đầu khối lượng công việc thiết kế của mình từ đầu. TSMC cho biết, việc phát triển IP mới dựa trên nâng cấp quy trình 2nm không “khó hơn” mà chỉ khác. Các công ty sẽ phải thích ứng với công nghệ mới, giống như cách họ chuyển từ bóng bán dẫn phẳng sang thiết kế “3D” (FinFET) trước đây.
Các nhà sản xuất phần mềm EDA lớn (Cadence, Synopsys) đã được TSMC chứng nhận để hoạt động trên N2 và các nhà phát triển chip có thể bắt đầu sử dụng các công cụ mới ngay lập tức. Phần phức tạp nhất của quá trình chuyển đổi 2nm liên quan đến các thiết kế chip IP dựng sẵn, vì TSMC vẫn đang xây dựng một số khối để đưa vào các thiết kế nói trên.
Các yếu tố tiêu chuẩn như GPIO/ESD, PLL, SRAM và ROM đã sẵn sàng cho cả ứng dụng di động và điện toán hiệu năng cao (HPC). Một số thành phần tồn tại dưới dạng bộ công cụ phát triển tiền silicon, trong khi những thành phần khác đã được thử nghiệm trên phần cứng thực tế. Các khối N2 khác như bộ nhớ bất biến, IP giao diện và IP chiplet vẫn chưa có sẵn, điều này có thể cản trở nỗ lực thiết kế chip. TSMC cho biết, các công ty bên thứ ba như Alphawave, Cadence, Credo và eMemory đều đang nghiên cứu chúng.