Microchip vừa ra mắt bộ Kit phát triển phần mềm (Software Development Kit – SDK) và IP mạng nơ-ron (Neural Network IP) để dễ dàng phát triển các giải pháp FPGA thị giác máy tính nhúng thông minh có mức tiêu thụ điện năng thấp.
[responsivevoice_button voice=”Vietnamese Male” buttontext=”Nghe bản tin Podcast Audio”]
Với xu thế ngày càng phổ biến của các công nghệ Trí tuệ nhân tạo (Artificial Intelligence – AI), Máy học (Machine Learning – ML) và Internet kết nối vạn vật (Internet of Things – IoT), các ứng dụng đang dịch chuyển ra biên mạng, nơi dữ liệu được thu thập và đòi hỏi những giải pháp có hiệu quả về sử dụng nguồn điện để cung cấp hiệu năng tính toán mạnh hơn trong một kiểu dáng thiết bị nhỏ gọn hơn và có đòi hỏi khắt khe hơn về tản nhiệt.
Thông qua sáng kiến Thị giác máy tính nhúng thông minh (Smart Embedded Vision) của mình, Microchip Technology Inc. (Nasdaq: MCHP) đáp ứng nhu cầu ngày càng cao về công nghệ ngoại suy có hiệu suất sử dụng nguồn điện cao trong các ứng dụng biên mạng bằng khả năng giúp các Nhà phát triển Phần mềm triển khai các thuật toán trong các mạch tích hợp FPGA (field-programmable gate arrays) PolarFire. Là sự bổ sung quan trọng cho danh mục giải pháp thuộc phân khúc này, Bộ Kit phát triển phần mềm (SDK) VectorBlox Accelerator của Microchip giúp các nhà phát triển phần mềm nắm bắt ưu thế của FPGA PolarFire từ Microchip để phát triển các ứng dụng mạng nơ-ron có mức tiêu thụ điện năng thấp, linh hoạt, theo mô hình bổ sung (overlay-based) mà không cần phải học cách sử dụng một công cụ FPGA.
FPGA rất phù hợp với các ứng dụng AI tại biên mạng, như là ngoại suy trong các môi trường điện toán có hạn chế về công suất nguồn điện, bởi vì chúng có thể thực hiện thêm nhiều GOPS (giga phép toán mỗi giây) với hiệu suất nguồn cao hơn so với một bộ xử lý trung tâm (central processing unit – CPU) hay bộ xử lý đồ họa (graphics processing unit – GPU), nhưng lại yêu cầu kỹ năng thiết kế phần cứng chuyên biệt. SDK VectorBlox Accelerator của Microchip được thiết kế để cho phép các nhà phát triển viết mã nguồn bằng ngôn ngữ lập trình C/C++ và lập trình các mạng nơ-ron có hiệu quả cao trong sử dụng điện năng mà không đòi hỏi nhiều kinh nghiệm về thiết kế FPGA.
Bộ công cụ (tool kit) có độ linh hoạt cao này có thể thực hiện các mô hình theo định dạng TensorFlow và ONNX (open neural network exchange – trao đổi mạng nơ-ron mở) và nhờ đó đảm bảo mức độ tương thích khung giải pháp (framework) rộng nhất. ONNX hỗ trợ nhiều khung giải pháp như là Caffe2, MXNet, PyTorch và MATLAB. Không giống với các giải pháp FPGA khác, SDK VectorBlox Accelerator của Microchip được hỗ trợ trên cả hệ điều hành Linux và Windows, đồng thời bao gồm cả một công cụ mô phỏng chính xác về bit (bit accurate simulator), mang đến cho người dùng cơ hội để xác thực độ chính xác của phần cứng trong khi đang ở trong môi trường phần mềm. IP mạng nơ-ron (neural network IP) được bao hàm trong bộ công cụ này còn hỗ trợ khả năng tải nhiều mô hình (model) mạng khác nhau ở vào thời điểm chạy chương trình (run time).
“Để các Nhà phát triển Phần mềm khai thác được lợi ích từ hiệu suất sử dụng điện năng cao của FPGA, chúng ta cần phải loại bỏ những rào cản khi yêu cầu họ phải học các kiến trúc FPGA mới và các công cụ đóng, trong khi vẫn đảm bảo độ linh hoạt để kết xuất (porting) các giải pháp đa khung và đa mạng (multi-framework and multi-network),” ông Bruce Weyer, Phó chủ tịch phụ trách kinh doanh giải pháp FPGA của Microchip phát biểu. “SDK VectorBlox Accelerator và IP mạng nơ-ron của Microchip sẽ mang đến cho cả nhà phát triển phần mềm và phần cứng một phương thức để triển khai một kiến trúc mạng nơ-ron tích chập trên PolarFire FPGA, từ đó họ có thể dễ dàng phát triển và triển khai các hệ thống hỗ trợ AI ở biên mạng một cách dễ dàng hơn với kiểu dáng (form factor), đặc tính nhiệt và mức tiêu thụ điện năng tốt nhất.”
Để thực hiện phép toán ngoại suy tại biên mạng, PolarFire FPGA có mức tiêu thụ điện năng thấp hơn tới 50% so với các thiết bị cạnh tranh, trong khi vẫn cung cấp được các khối xử lý tính toán có công suất cao hơn 25% và đạt được 1,5 tera phép toán mỗi giây (tera operations per second – TOPS). Bằng cách sử dụng FPGA, các nhà phát triển còn có cơ hội lớn hơn trong việc tùy biến và khác biệt hóa giải pháp thông qua khả năng nâng cấp vốn có của thiết bị cũng như năng lực để tích hợp các chức năng trên cùng một con chip. IP mạng nơ-ron PolarFire FPGA có nhiều kích thước khác nhau để phù hợp với yêu cầu về hiệu năng, công suất nguồn và kích thước thiết bị của ứng dụng, cho phép khách hàng triển khai giải pháp theo các kích thước sản phẩm có thể xuống đến 11 × 11 mm.
Sáng kiến Thị giác Máy tính Thông minh (Smart Embedded Vision Initiative) của Microchip được ra mắt vào Tháng 7 năm ngoái nhằm cung cấp cho các nhà phát triển phần mềm và phần cứng các công cụ, quyền sở hữu trí tuệ (intellectual property – IP) và các bo mạch với khả năng đáp ứng các yêu cầu khắt khe về nhiệt và kích thước của các ứng dụng tại biên mạng. Bởi vì PolarFire FPGA có mức tiêu thụ điện năng thấp hơn nhiều so với các giải pháp khác, khách hàng có thể loại bỏ yêu cầu sử dụng quạt trong các hộp máy (closure) của họ. PolarFire FPGA còn đạt được mức độ tích hợp chức năng cao hơn trong thiết kế của khách hàng. Chẳng hạn như, trong các ứng dụng như camera thông minh, PolarFire FPGA có thể tích hợp kênh truyền tín hiệu hình ảnh trong đó bao gồm cả giao diện cảm biến, bộ điều khiển DDR, IP xử lý tín hiệu hình ảnh (image signal processing – ISP) và các giao diện mạng, trong khi vẫn tích hợp được thuật toán ngoại suy máy học (machine learning).
SDK VectorBlox Accelerator của Microchip sẵn sàng vào quý 3 năm 2020, bắt đầu bằng Chương trình Tiếp cận Sớm (Early Access Program) vào Tháng 6. PolarFire FPGA hiện đang được sản xuất.
[blog type=”alt” heading=”Xem thêm bài mới nhất” heading_type=”block” /]